技术简介

表征小尺寸CMOS器件中界面态和氧化层陷阱局域分布的方法，步骤S1在纳米级CMOS器件中，测量不同源漏电压VDS条件下的阈值电压VTH、线性区漏极电流ID，得到初始阈值电压VTH、漏极电流ID随VDS变化的分布；S2使CMOS器件产生由退化引起的界面态及氧化层陷阱；S3测量CMOS器件退化后线性区漏极电流ID随源漏电压VDS的分布ID(VDS)e，S4基于短沟道CMOS器件中的DIBL效应，S5并通过数值计算转换成CMOS器件中退化引起的界面态和氧化层陷阱沿沟道的局域分布N(Y)。