一种三维芯片中的布线路径优化方法

本发明涉及一种三维芯片中的布线路径优化方法，该方法基于哈密顿最小路径的原理，通过多次迭代不断优化，能够有效实现以下效果：

• 缩短布线距离
• 提高布线效率
• 节省成本
• 减小器件的功率损耗

具体而言，本发明提供的方法针对分布密集、单元面积小的硅通孔进行放置布线。经过试验仿真，应用本发明的方法能够显著减小路径长度，减少超过15%，效果非常显著。

本发明涉及一种三维芯片中的布线路径优化方法，基于哈密顿最小路径的原理，采用多次迭代不断优化的方法，能够有效实现缩短布线距离、提高布线效率，节省成本，并且减小器件的功率损耗等效果。本发明提供的上述方法，针对分布密集、单元面积小的硅通孔进行放置布线，经过试验仿真，本发明提供的上述方法能够减小路径长度在15%以上，效果非常显著。