{{item.name}}
科技成果评价
专利价值评估
科创项目研判
产品技术图谱
产业链全景图谱
行业需求挖掘
企业创新综合分析
产业发展报告
了解与分析本科技成果，可查看成果概况并使用以下技术转移数智化应用工具：
成果概况
简介
为了使CMOS电路中的上升及下降工作速度相同，因其载流子迁移率不同，就需要使P型MOS晶体管和N型MOS晶体管的面积不同。因其面积的不均衡而妨碍了提高半导体器件的集成度。
采取在(100)面及(110)面双方具备沟道区的三维结构来构成NMOS晶体管和PMOS晶体管，以使两晶体管的沟道区及栅绝缘膜的面积彼此相等。由此，在使栅绝缘膜等的面积彼此相等的同时，能够使栅电容也相等。并且与现有技术相比能够将基板上的集成度提高到2倍。
(此文字表达经过AI优化完善，查看原文请点击
原文)
技术标签
专利基本信息
| 专利名称 | 半导体器件 | ||
|---|---|---|---|
| 专利状态 | - | 专利号（申请号） | 200680048843.2 |
| 申请号 | - | 专利申请日期 | 2006-12-20 |
| 专利授权日期 | - | 专利权届满日 | - |
| 专利所属地 | 中国 | 专利类型 | 非专利 |
| 发明人 | 大见忠弘;寺本章伸;渡边一史 | ||
| 权利人 | - | ||
| 专利摘要 | 为了使CMOS电路中的上升及下降工作速度相同,因其载流子迁移率不同,就需要使P型MOS晶体管和N型MOS晶体管的面积不同。因其面积的不均衡而妨碍了提高半导体器件的集成度。采取在(100)面及(110)面双方具备沟道区的三维结构来构成NMOS晶体管和PMOS晶体管,以使两晶体管的沟道区及栅绝缘膜的面积彼此相等。由此,在使栅绝缘膜等的面积彼此相等的同时,能够使栅电容也相等。并且与现有技术相比能够将基板上的集成度提高到2倍。 | ||
成果评价分析
成果评价分析
样例
技术应用分析
技术应用分析
样例
相关资源数据
资源加工
产业分析服务
科技招商
评估评价
经纪赋能
科技活动
智能制造
企业服务
专业经纪服务