一种同步串行传输绝对式编码器解码装置

本实用新型公开了一种同步串行传输绝对式编码器解码装置，它至少包括以下组件：

• 同步串行传输绝对式编码器接口
• RS485收发芯片1
• RS485收发芯片2
• 光电隔离电路1
• 光电隔离电路2
• 反向施密特触发器
• 可编程逻辑器件
• 上位机
• 时钟

可编程逻辑器件至少由以下模块组成：

• 并行接口模块
• 配置寄存器组模块
• 时钟分频模块
• 时序逻辑控制模块
• 时钟发送模块
• 指令集寄存器模块
• 数据发送模块
• 数据接收模块
• 接收寄存器组模块

该器件实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理。

本实用新型采用可编程逻辑器件，使得整个电路结构简单，设计灵活，可靠性高，实用性强，具有很好的实际应用价值和市场竞争力。

本实用新型公开了一种同步串行传输绝对式编码器解码装置，它至少包括同步串行传输绝对式编码器接口、RS485收发芯片1、RS485收发芯片2、光电隔离电路1、光电隔离电路2、反向施密特触发器、可编程逻辑器件、上位机和时钟。

可编程逻辑器件至少由并行接口模块、配置寄存器组模块、时钟分频模块、时序逻辑控制模块、时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和接收寄存器组模块组成，实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理。

本实用新型采用可编程逻辑器件使得整个电路结构简单，设计灵活，可靠性高，实用性强，具有很好的实际应用价值和市场竞争力。