一种结构化奇偶校验码的编码方法及其编码器

项目简介：

一种结构化奇偶校验码的编码方法及其编码器，涉及通信信道的编解码。提供一种可减少编码复杂度，实现线性编码的结构化奇偶校验码的编码方法及其编码器。

分别构造准循环矩阵 H↓[1] 和双对角矩阵 H↓[2]；根据准循环矩阵 H↓[1] 和双对角矩阵 H↓[2] 构造校验矩阵 H，H＝[H↓[1] H↓[2]]；根据校验矩阵 H 构造系统生成矩阵形式 G，其中 I 为 M×M 的单位矩阵，将生成矩阵形式 G 与信息序列相乘，得到校验位序列，与原来的信息序列一起构成一帧完整的码字，即实现结构化奇偶校验码的编码。

基于双口 RAM 的编码器设有中间校验序列计算器、多路选择器和累加器，中间校验序列计算器的输出端接多路选择器的输入端，多路选择器的输出端接累加器的输入端。

项目简介：

一种结构化奇偶校验码的编码方法及其编码器，涉及通信信道的编解码。提供一种可减少编码复杂度，实现线性编码的结构化奇偶校验码的编码方法及其编码器。分别构造准循环矩阵Ｈ↓［１］和双对角矩阵Ｈ↓［２］；根据准循环矩阵Ｈ↓［１］和双对角矩阵Ｈ↓［２］构造校验矩阵Ｈ，Ｈ＝［Ｈ↓［１］Ｈ↓［２］］；根据校验矩阵Ｈ构造系统生成矩阵形式Ｇ，其中Ｉ为Ｍ×Ｍ的单位矩阵，将生成矩阵形式Ｇ与信息序列相乘，得到校验位序列，与原来的信息序列一起构成一帧完整的码字，即实现结构化奇偶校验码的编码。基于双口ＲＡＭ的编码器设有中间校验序列计算器、多路选择器和累加器，中间校验序列计算器的输出端接多路选择器的输入端，多路选择器的输出端接累加器的输入端。